自从硅成为晶体管的首选资料，并进一步运用于集成电途后，革新资料的整合正在促进基于硅的器件进展中表现了环节感化。近年来，为了提拔硅集成电途的机能，新资料获得了神速采用。为了坚持摩尔定律正在“More Moore ”和“More than Moore”筑设中的有用性，行业促进了大方资料和革新工艺的咨询，并将其引入硅筑造经过，过去端线到后端线（FEOL到BEOL）。这一合伙发奋旨正在加强计划技能和功效，同时掌管本钱。将硅沟道晶体管缩幼到纳米级别面对着宏大的挑拨。新资料的显露，如过渡金属二硫化物、碳纳米管和金属氧化物等二维资料，为进一步的缩放管事供给了欲望。

　　跟着晶体管和互连合近其物理极限，这些资料通过不稀少依赖硅并不妨正在较低热预算下告终高机能器件的筑造，供给了潜正在的治理计划。另表，这些手艺还能够正在后端线（BEOL）中从新诈骗，为器件增添特地功效，同时省略全部器件的占地面积。近期的打破，越发是采用ALD金属氧化物（如In2O3）的高机能器件的得胜浮现，激发了渊博的兴奋。治理互连缩放题目同样充满挑拨。

　　寻求拥有低电阻率、正在缩放尺寸下省略电迁徙的资料，以及扫除或最幼化冲击层的发奋，希望减轻RC时期延迟。非易失性存储器，越发是铁电存储器，将从资料科学的进步中受益。诸如铪酸盐和通过电极堆叠工程加强钙钛矿资料集成手艺等新资料的革新，有帮于现有铁电存储器的缩放。新资料的一向引入希望延续促进缩放发奋，并正在来日多年解锁电子筑设的新功效。

　　过去七十年来，半导体行业获得了明显的得胜，从20世纪40年代末期的锗基晶体管到这日杂乱的硅基集成电途的演变，揭示了宏大的先进。这一进步得益于延续的革新、对电子输运的深化解析和筑造打破，使得该行业成为当今最为杂乱的行业之一。促进这一得胜的环节要素网罗硅晶体管的引入、集成电途的进展、硅单晶成长的缩放进步以及新资料的延续整合等。这些资料使得不妨正在单片晶圆上筑造出高机能、杂乱的电途，网罗逻辑、存储和模仿功效。

　　目前，环球每人约有560亿个晶体管，自晶体管成立从此，环球坐褥的晶体管总量曾经到达惊人的1.3×10²²个。即使行业迟缓增加，但正在器件密度缩放、功耗和热懈怠方面面对着宏大的挑拨。为清晰决这些困难，新资料举动环节治理计划之一，与电途策画、光刻手艺的先进（如浸没式、深紫表（DUV）和极紫表（EUV）光刻）以及晶体管三维机闭（如FinFETs）相联络，获得了渊博运用。引入硅流程的新资料网罗low k介电资料、采用含氮金属屏蔽的铜布线、high K栅介电资料、新型金属栅资料以及用于应变工程的SiGe等。

　　这些资料不单煽动了硅器件的延续缩放，还正在减幼器件占地面积的同时提拔或支持了其机能。除了通过新资料提拔单片器件表，异质集成（应用与硅基集成电途的热和机闭拘束不兼容的资料）也获得了明显促进。

　　这些发奋记号着行业正在降服挑拨、促进回顾存储、计划、人为智能、电力电子、传感器手艺以及模仿和混淆信号器件方面的革新应承。正在过去的二十年里，科学界重要集合于拓荒新资料和器件，以应对超越基于硅的互补金属氧化物半导体（CMOS）器件的“more moore”缩放题目，以及为“More than Moore ”手艺拓荒新资料和工艺。因为某些针对“More than Moore ”运用的特定器件与硅器件的筑造不兼容，它们凡是会正在封装层面集成，比如AlGaN/GaN；固然硅上GaN（氮化镓）供给了较低的本钱资料，但因为GaN的高热预算和与硅资料集成的工艺含糊量较低，是以只可正在封装层面与硅器件集成。

　　即使新资料基于的器件能够正在硅器件筑造流程中单片集成，而且其机能不妨等同或优于异质集成，那么这是特别理念的。

　　正在本文中，咱们将不商议异质集成，由于这是一个十分渊博且深化的课题，涉及到大方的发奋，而且除非正在300毫米的坐褥线前实行大范围转化手艺拓荒，不然像GaN、AlGaN、SiC、Ga₂O₃等需求正在高温下成长的三维单晶体资料短期内不太可以与老例硅流程集成。本文旨正在斟酌极少资料，即使曾经惹起了渊博闭心，但尚未所有融入硅筑造流程中。新资料引入硅器件筑造流程凡是需求约10年的时期，条件是闭联的物理、化学和资料科学的根源常识已充斥设立。

　　目前，很多资料体例正正在被评估其是否适合集成到硅器件流程中，而且能够用于种种功效，如沟道资料、非易失性存储器、屏蔽和布线dM），如石墨烯、过渡金属二硫化物（TMDs）和六方氮化硼（h-BN）；（2）单壁碳纳米管（SWCNTs）；（3）用于晶体管和铁电存储器的金属氧化物；（4）旨正在代替铜镶嵌互连的金属资料。

　　二维资料，像它们的三维同类相通，恒久从此正在电子学周围吞噬主导名望，网罗绝缘体、半导体和金属。它们的带隙横跨电磁波谱，从六方氮化硼（h-BN）的约6eV到像过渡金属二硫化物（TMDs）如许的半导体，再到像石墨烯如许的半金属，最终是TMD家族中的金属。它们的多样性使得它们正在电子器件运用中越发拥有吸引力，供给了将器件缩放到极限的治理计划，越发是正在前端筑造（FEOL）中，同时也希望正在后端筑造（BEOL）器件中提拔功效性和机能。另表，它们还拥有正在最终告终时无需依赖硅沟道的独立运用潜力。值得防卫的是，六方氮化硼通过提拔石墨烯的载流子迁徙率，明显改革了器件机能，而且还可以加强散热技能。

　　单壁碳纳米管（SWCNTs）也惹起了半导体行业的闭心，因其可将晶体管缩放到硅晶体管的极限除表。与石墨烯区别，SWCNTs具有“可调带隙”以及高迁徙率。然而，集成SWCNTs面对很多挑拨，个中之一即是对齐碳纳米管的重积题目。

　　金属氧化物资料，如基于铪的high K栅介电资料、用于存储的high K介电资料、以及压电资料如PbZrTiO₃（PZT），以及掺钕的PZT用于铁电存储器（FRAM），曾经举动前辈CMOS节点的栅介电资料和非易失性存储器（NVM）参加坐褥。几个金属氧化物也正正在切磋用于电阻式非易失性存储器（NVM）器件。另表，近来报道的原子薄的In₂O₃拥有优异的晶体管特点，使其成为nFETs的可行采用。

　　将这些资料集成到器件流程中，以代替硅晶体管，并正在老例硅器件流程的BEOL中引入主动器件，代表了半导体筑造中的一个范式转嫁，就像铁电随机存取存储器（FRAM）单位的引入相通，不妨提拔器件机能、告终缩放、低落功耗、添补新功效，并有可以低落全部本钱。将这些资料无缝地集成到现有的硅基工艺中需求注重切磋兼容性、工艺集成挑拨以及对器件机能的全部影响。

　　除了晶体管，互连电阻和牢靠性是高机能前辈CMOS电途策画的环节局限要素。跟着晶体管间距缩放亲切极限，互连成为进一步电途微型化的重要促进力。现有的铜双镶嵌金属化工艺正在尺寸（亲切10纳米）和机能上曾经亲切物理极限。为了省略RC延迟，必需引入代替的金属化计划、金属和介电资料。

　　正在接下来的个人中，咱们将商议这些新资料的引入，它们的优污点，并供给极少闭于它们正在器件流程中引入的远景。

　　硅沟道（Si channel）自半导体行业成立从此不绝维持着扫数行业的进展，从平面晶体管到FinFET等三维晶体管。为了接连缩放集成电途以知足机能和本钱需求，现正在必需摸索超越硅FinFET的第三维度，彻底将晶体管与底层硅基底解耦。

　　半导体行业正在20多年前曾经迈出了宏大的一步，不单调换了栅氧化物（SiO₂、SiON），这一资料带来了高度牢靠的晶体管，还正在代替栅集成计划中调换了栅资料。现正在，可以是时刻调换沟道资料了。与其他单晶资料仿佛，正在非晶或纳米晶基底或皮相上成长高质地的硅单晶优劣常贫窭的。为清晰决这些挑拨，需求正在晶体管机闭中引入新资料，比如图1所示的堆叠纳米带机闭，或应用一维、二维或无定形资料的仿佛机闭。这些资料的应用不妨加强对沟道的静电掌管，同时诈骗第三维度来减幼器件的占地面积而不作古机能，并最终低落本钱。

　　像过渡金属二硫化物（TMDs）如许的二维资料或像半导体单壁碳纳米管（SWCNTs）如许的单维资料规定上能够代替硅沟道。低维资料正在新型晶体管沟道机闭（如纳米带，图1）中的上风，原因于它们正在单层或单管机闭下怪异的带隙机闭和范德瓦尔斯键合特点。以TMDs为例，资料规定上能够以“单晶”体例转化，而碳纳米管则可正在高温下成长后罗列成纳米片。古代的三维资料无法做到这一点。

　　另表，近来的咨询证明，应用原子层重积（ALD）无定形In₂O₃可为栅长约7纳米的n型FET供给优良的特点。

　　表1总结了本节商议的几种沟道资料的环节本质。每种资料正在与硅沟道及其他资料的斗劲中都有其怪异的优污点。值得防卫的是，除了硅和碳纳米管除表，目前没有任何简单资料能充斥知足CMOS器件筑造中掺杂掌管的条件。是以，半导体行业可以需求为n型和p型器件采用区其它资料，可以涵盖多种资料体例。

　　图2. (a) 单层MoS₂纳米片器件的TEM横截面，栅堆叠所有包裹沟道，并通过能量色散X射线光谱丈量相应的元素映照（g)-(e)。

　　二维资料揭示出突出的电学、光学、呆板和热学特点，使它们成为很多电子运用的有远景候选资料。即使二维资料（2dMs）曾经被咨询了数十年，但真正惹起渊博闭心的是石墨烯的分别，这激起了人们对半导体二维资料的宏大意思。最卓越的拥有带隙的二维资料网罗过渡金属二硫化物（TMDs）、六方氮化硼（h-BN）和黑磷，每种资料都有怪异的机能。很多综述著作周详斟酌了二维资料正在电子器件中的运用，卓越了这一周围一向进展的动态进步。

　　石墨烯举动楷模的二维资料，拥有无与伦比的电导率，越发是正在与h-BN集成时，但其低的Ion/Ioff比使其举动沟道资料不具吸引力。另一方面，石墨烯正在集成光子学中已得回了相当多的咨询，越发是用于数据通讯和电信调造器，由于其高空间带宽密度和低功耗。然而，看待晶体管沟道，TMDs因为其高直接带隙和单层层级下的半导体特点，使其更加适适用于范围化晶体管。这是由于其范德瓦尔斯键合特点带来的优异静电掌管，可以导致低的皮相态密度和高的Ion/Ioff比，因其高直接带隙。

　　然而，即使它们有这些上风，很多挑拨照旧局限了它们正在电子器件筑造中的随即运用。为了不妨采用这些资料，必需治理以下条件：1）高质地单晶；2）沟道资料的掺杂和点缺陷掌管；3）接触电阻；4）介电资料的匀称掌管重积；5）沟道资料的刻蚀，以低边际缺陷界说栅；6）金属重积经过和洗涤经过对沟道资料的低毁伤/掺杂/污染；7）低源/漏接触电阻；8）CMOS器件的掺杂掌管。

　　另表，从筑造东西的角度来看，应用硫族化物资料将正在牢靠的高通量重积东西的筑造中带来很多挑拨，这些东西需求具备知足器件产量方针的粒子机能。

　　目前，正正在发奋将MoS₂和WSe₂集成，以酿成栅全围困晶体管，这是基于TMD的前辈CMOS器件的另一种告终计划，如图2所示；固然图2中的告终应用的是MoS₂，但WSe₂的集成将仿佛。

　　即使能正在合理的热预算下，正在硅基底上成长300毫米直径的TMD单晶单层，将是一大上风。凡是，高质地的TMDs是正在前端工艺（FEOL）热预算下成长的，温度高达1000ºC，以便成长大单晶。将TMDs单晶单层正在高温下成长正在像蓝宝石如许的基底上的上风正在于，这些薄膜凡是拥有更高的质地，然后需求将薄膜转化到所需基底（如硅）上，且转化经过需求低温。即使单层资料的转化工艺获得了进步并迟缓进展，但它们还未成为主流。

　　另表，近来的叙述证明，低于400ºC的低温成长可得回匀称性精良的纳米晶单层MoS₂薄膜，但驱动电流较低，约莫为10µA/µm；MoS₂集成到BEOL中的示妄图如下所示。

　　图3. 从硅BEOL工艺起首的TMD正在硅上的异质集成流程示妄图， 开始为已造备好的硅CMOS器件。

　　即使领先驱动电流可以未到达预期水准，但照旧有可以拓荒出诈骗其可筑造性的集成计划，合用于某些利基运用。

　　另一种正正在评估的代替措施是通过有心策画的异质成核位点采用性地成长过渡金属二硫化物（TMDs）。即使不妨拓荒出适应的先驱体来重积纯净的TMD（即最幼化先驱体碎片），这一措施希望治理晶体质地和转化挑拨。迄今为止，MoS₂是咨询最多的TMD资料，已被呈现十分适合n型MOS晶体管，但尚未浮现通过掺杂告终p型MOS MoS₂器件。

　　另一方面，WSe₂已被阐明发挥出p型MOS活动，这使得它正在CMOS器件的筑造中拥有潜正在的运用；然而，尚未为这两种资料告终足够低的接触电阻（参见表1，表1总结了本节将商议的沟道资料的基础本质）。每种资料正在与硅沟道及其他资料的斗劲中都有其优污点。

　　值得防卫的是，除了硅和单壁碳纳米管（SWCNTs）除表，目前没有任何简单资料不妨充斥知足CMOS器件筑造中的掺杂掌管条件。是以，半导体行业可以需求为n型和p型器件采用区其它资料，可以涵盖多种资料体例。欲望这一进展途径图不妨尽早告终。

　　因为TMD资料能够正在低温下成长，即使是纳米晶资料，正如Zhu等人所示，它们正在BEOL中的集成用于逻辑、模仿、存储、光源和传感器筑设的可以性较大。然而，这些器件的机能最终可以会受到缺陷的局限，比如晶界等，这些缺陷往往导致载流子散射，并影响掺杂及掺杂掌管。正在TMDs不妨引入硅筑设流程之前，必需治理TMDs的机闭题目、接触电阻、采用“更好”的p型MOS资料以及介电资料的匀称重积题目。一朝这些题目获得治理，暂时趋势较低的驱动电流可以会添补，从而可以简化全部集成经过，即省略栅全围困告终中所需的带数（如图1或图2所示）。

　　单壁碳纳米管（SWCNTs）曾经被咨询了近三十年，但因为平面硅基晶体管的优秀可扩展性、FinFET的引入以及SWCNTs面对的很多挑拨，更加是对齐题目，使得其正在硅器件流程中的集成变得贫窭。现正在，跟着硅器件亲切其天然的缩放极限，即使面对很多手艺困难，SWCNTs变得越来越有吸引力。另表，因为需求正在第三维度中集成高机能晶体管，SWCNTs可以成为一种可行的计划。

　　然而，SWCNTs与TMDs共享极少相同的挑拨，越发是重积和接触电阻题目。SWCNTs的基础本质无疑优于TMDs，由于它们拥有更高的化学和热不乱性，以及更高的热导率。为了降低牢靠性并减轻热门效应，热拘束需求正在电途和晶体管器件级别实行集成。因为SWCNTs拥有极高的热导率，是以其运用看待热拘束至闭紧张。另一方面，TMDs拥有更高的Ion/Ioff比。

　　目前，相似有更多的资源被参加到TMDs的集成中，由于它们的重积条款与行业熟练的工艺更为兼容。采用纳米带机闭能够使TMDs和SWCNTs的引入险些无缝集成，无论是先引入TMDs照样SWCNTs。SWCNTs的重要挑拨，除了确保牢靠供应高度纯净的（拥有特定手性和半导体本质的SWCNT，纯度到达7至9N）资料表，还网罗对齐和接触电阻。对齐是局限SWCNTs高机能的最重要要素。

　　Yu等人浮现了得胜集成无举升经过（lift-off free process），使得SWCNTs不妨正在BEOL硅CMOS流程中应用。即使集成得胜，但因为缺乏对齐的SWCNTs，未能充斥表现对齐SWCNTs的潜力。是以，要告终SWCNTs的最佳机能，环节正在于治理对齐SWCNTs的筑造题目。

　　图5. 顶栅FET的横截面示妄图（a）沿沟道长度（a）和沟道宽度（b）。正在图案化微滴阵列上造成的顶栅器件的AFM图像（c）和正在全疏水阵列上造成的AFM图像（d）。冠军图案化微滴阵列器件的输出弧线（e）和转化弧线（f, g），沟道长度为60 nm。斗劲正在LCh = 80 nm下，VD = −0.6 V时，采用全疏水阵列（血色）和图案化微滴阵列（玄色）的器件ID（h）和gm（i）图。图（d）中的色彩规模为60 nm，合用于（c）和（d）。

　　闭于SWCNTs对齐的文件相当丰饶，很多试验室级咨询已证明，对齐的SWCNTs拥有比等效硅晶体管更优秀的基础器件特点，且分明优于未对齐的SWCNTs，Yu等人也有闭联报道。这与其他来自美国、中国的咨询管事相一概，证明妥善对齐的SWCNTs已告终了难以幼看的机能水准，举动来日沟道资料拥有宏大的潜力。图6显示了区别资料的平面器件正在接触栅间距（Si器件）和沟道长度（Lch，其他资料）下的驱动电流斗劲。凡是，SWCNTs和In₂O₃的开启电流与硅竞赛，且拥有能够集成到BEOL中或举动图1中所示纳米带机闭一个人的上风。然而，这只是必需知足的稠密条件之一。

　　看待p型FET SWCNTs，量子电阻局限值Rc约为6kΩ/SWCNT，正在低温下曾经告终，应用了10 nm宽的侧接触。这一演示为SWCNTs正在本质器件流程中的集成供给了可以。然而，低n型接触电阻仍需进一步浮现和厘正。即使高机能逻辑运用的接触电阻需求与硅竞赛，但看待模仿运用则区别，由于模仿运用的接触长度可以会大得多，最幼接触长度可到达100 nm驾驭。

　　除了采用接触金属表，SWCNT皮相洗涤也极为紧张。凡是应用有机分子来操控和医治SWCNT皮相，以告终手性采用和对齐。这些有机分子正在器件筑造经过中并未所有去除，它们的存正在不单添补了接触电阻，还可以通过电荷散射低落沟道的迁徙率。金属（如钇）与石墨烯和SWCNTs皮相残留物的响应被用来“明净”SWCNT皮相，以低落Rc。通过金属接触与SWCNT的杂化（接触长度大于8 nm），也告终了接触电阻的进一步低落，合用于范围化晶体管。

　　因为SWCNT的成长经过、纯化经过以及SWCNT直径/带隙采用曾经被很好地解析，重要挑拨是范围化器件的接触电阻以及SWCNT正在手艺上闭联的晶圆上的对齐。是以，设立一个不妨确保资料和东西牢靠供应链的生态体例，以赞成基于SWCNT的器件和产物筑造，是至闭紧张的，惟有如许SWCNTs才会正在逻辑和模仿运用中获得渊博采用。

　　归纳来看，因为较大的可容许接触面积，SWCNTs可以起首正在模仿流程中被采用。即使存正在这些冲击，SWCNTs的怪异机能为晶体管手艺的范围化供给了宏大的潜力，并为电子学开垦了新的可以性，越发是正在治理了接触电阻和对齐等困难后，能够告终逻辑范围化（More Moore）以及模仿器件范围化（More than Moore）运用。

　　金属氧化物，越发是过渡金属氧化物（MOx——个中M能够是Ti、Hf、Zr、Mo、Co、Ni等），因其正在非易失性存储（NVM）运用中的潜力而受到闭心。这些氧化物因为其较幼的物理占地面积，而且与现有的半导体筑造工艺兼容，具备了高密度存储的潜力，使它们成为下一代存储手艺的有远景的候选资料，旨正在添补存储容量并减幼筑设尺寸。然而，这些资料正在NVM筑造中的运用尚未渊博扩展。

　　与依赖表部酿成丝状机闭的金属氧化物区别，铁电资料拥有自愿的电极化，且能够通过施加电场反转电极化形态。这一特点使得它们不妨坚持其电极化形态，是以合用于非易失性存储运用。铁电随机存取存储器（FRAM）已起首应用PbZr₁₋ₓTiₓO₃举动存储介质，诈骗铁电资料的电极化形态来示意存储数据，从而告终神速的读写操作。与古代存储手艺比拟，FRAM拥有高速操作、低功耗和高耐久性的上风。下一节将对这一手艺实行更深化的商议，铁电资料将正在接下来的个人中更周详地斟酌。

　　正在用于晶体管的多种资料中，In₂O₃因其正在薄膜晶体管（TFT）资料（如InGaZnO）中的渊博运用，正正在成为BEOL（后端工艺）晶体管以及可以的缩放逻辑晶体管和存储器的有远景的资料。普利策大学的Ye团队叙述了正在低温下通过原子层重积（ALD）造备纳米薄层In₂O₃。

　　迄今为止颁发的数据证明，所造备的器件拥有突出的机能和可授与的牢靠性。这些令人印象深入的器件特点证明，原子层重积的In₂O₃表面上能够用于FEOL（前端工艺）和BEOL晶体管，而且正在可筑造性企图度、接触电阻和驱动电流方面拥有分明的上风。将该资料整合到Si工艺中的重要上风网罗：1）与Si工艺兼容，2）接触电阻极低，3）高驱动电流，4）十分高的Ion/Ioff比（10¹⁰），5）尺寸可缩放性，6）高带隙（见表1）。其污点网罗：1）目前尚无明晰的pMOS筑设告终途径，2）该资料的热导率十分低，即使很多模仿筑设仅应用简单沟道类型。

　　正在将任何新资料引入Si筑造境况时，总会遭遇极少挑拨，固然经过可以较为简略，但资料因素、掺杂和缺陷掌管必需无误掌管和优化；这些参数会影响接触电阻、沟道迁徙率和掌管（耗尽形式或加强形式）。依照目前可得回的数据，ALD In₂O₃是一个能够切磋用于FEOL和BEOL器件以及存储器的采用。

　　铁电资料几十年来不绝受到存储运用的闭心，最早是应用钙钛矿机闭的铁电资料，如PbZr₁₋ₓTiₓO₃（PZT）用于铁电随机存取存储器（FRAM）。即使基于PZT的存储器筑设曾经进入坐褥，但其运用尚未渊博扩展，重要情由是缩放性挑拨。

　　过去十年，跟着（掺杂）铪酸盐的铁电正交相的呈现，铁电资料正在存储手艺中的意思再次苏醒。因为铪酸盐比PZT更薄，且能够通过原子层重积（ALD）正在BEOL热预算下重积，是以它们正在可扩展性上相较于PZT拥有明显上风。然而，照旧存正在极少局限其进入筑造的挑拨。即使如许，针对这一手艺的其他资料种其它引入仍正在从新发奋，下一节将商议这些资料的进一步进展。

　　铁电存储运用能够分为两种重要的器件类型：铁电场效应晶体管（FeFET）和用于FRAM的一晶体管一电容（1T1C）器件架构，凡是用作非易失性DRAM的代替品。正在FeFET器件中，铁电资料代替了楷模CMOS晶体管机闭中的栅介质。这允诺表部电压紧闭，同时坚持比特的形态，由于铁电资料的极化形态（向上或向下）是不乱的（但可切换的），从而酿成与矫顽场（Ec：coercive field）成比例的存储窗口。1T1C FRAM器件的存储单位由铁电电容和规范接入晶体管构成。

　　铁电形态断定了与电容器闭联的电荷，并影响接入晶体管给出“1”或“0”的形态，是以正在这种环境下，存储窗口与盈余极化（Pr）成比例。是以，每种器件种别所需的铁电特点区别。也即是说，看待FeFET而言，需求较高的Ec以得回精良的存储窗口，而Pr能够幼到中等；看待FRAM而言，较高的Pr和较低的Ec更为理念，不妨轻松切换形态，同时剧烈影响接入晶体管。

　　氟石机闭的铪锆氧化物（Hf1₋ₓZrₓO₂，简称HZO）被以为是用于铁电器件的有远景的资料，拥有低操作电压和纳秒级开闭速率，是以不妨告终能效操作。另表，HZO正在筑造经过中的上风正在于其正在低厚度（10 nm）下的化学不乱性和对降解的抵拒力，以及与CMOS工艺的高度兼容性。另表，HZO是目前独一报道不妨正在如许低的厚度下告终高耐久性器件轮回次数超出10¹²次的资料。

　　铁电反映依赖于HZO薄膜中铁电正交相（o）与非铁电四方相（t）或单斜相（m）之间的比拟率。即使m相凡是被以为正在全面铪酸盐相中是最热力学不乱的，但因为退火和冷却经过中存正在的动力学效应，t/o相能够被不乱化。据信，正在成长态下，t/o相的核会正在退火经过中结晶为t相，并正在冷却经过中转嫁为o相，而t/o和m相之间的大动力学冲击则箝造了m相的演化。通过将Hf调换为Zr及其他掺杂物，能够改革HZO中o相的不乱性，同时还需求掌管诸如晶粒巨细、应力和氧空隙等要素以告终这一不乱性。

　　看待工业运用，必需确保正在筑造经过中，BEOL的兼容性，即工艺温度应≤400°C。然而，因为热预算可以相对不够以所有结晶，这可以导致电气机能（盈余极化和耐久轮回值）降低，如图7所示。这可以归因于低温下晶粒尺寸添补和随后t相向o相转嫁的有限性，导致HZO薄膜中o相的比例省略，如图8所示。另表，正在低温工艺中引入的掺杂物可以进一步阻塞结晶并停滞晶粒成长。是以，正在有限的热预算规模内实行通盘的咨询是一定的。

　　图7. 昔人咨询中采用TiN/HZO/TiN机闭的铁电电容器的2Pr vs. 耐久性轮回图。

　　图8所示。正在HZO热力学相图中绘造出HZO晶粒成长活动示妄图是告终HZO充斥铁电反映的须要条款。

　　正在这个配景下，界面工程能够举动一种可行的治理计划，通过正在HZO和顶部/底部电极（凡是是TiN）之间插入功效层来不乱o相。底电极和HZO层之间的种子层能够通过模板效应影响HZO的成核和成长活动。比如，TiO₂种子层能够煽动La掺杂HZO正在笔直宗旨上拥有o(002)取向，这有利于正在施加电场下的铁电反映，同时箝造TiN底电极太过吸氧，这是t相不乱化的情由之一，凡是追随较低的初始盈余极化。通过界面工程，正在2D电容器中应用金属有机基（Hf/Zr）先驱体配合TiO₂种子层和Nb₂O₅帽层，得胜告终了厚度为6.5nm的HZO的约66.5 µC/cm²的双盈余极化（2Pr），但耐久性仅限于3×10⁶次轮回。

　　另表，作家诈骗氯化物（Hf/Zr）先驱体，正在10¹¹次轮回后告终了约30 µC/cm²的2Pr高耐久性。正在这两种环境下，Nb₂O₅帽层起到了氧源的感化，添补了o相的含量，与单层La掺杂HZO比拟。近来，Walke等人通过应用无其它三层堆叠（氯化物（Hf/Zr）先驱体）正在3D电容器前实行后续咨询，浮现了正在1012次耐久轮回后，2Pr值坚持为26 µC/cm²，且拥有BEOL兼容性。

　　Okuno等人浮现了一个1 Mb HZO基1T1C FRAM阵列，采用基于6 nm厚HZO的3D电容器并正在1.8 V管事下，不妨显示出1011次轮回的耐久性。Ramaswamy等人叙述称，采用1.5 V管事电压、5.7 nm厚HZO的环境下，2Pr值为55 µC/cm²，而且正在1012次耐久轮回后坚持褂讪。即使该管事没有周详阐述加工条款，但夸大了电极和界面工程、因素优化及结晶退火正在告终高极化和耐久性方面的紧张性。这些基于HZO的堆叠正在第一个双层32 Gb非易失性动态随机存取存储器（NVDRAM）中获得了直接运用，这是目前为止容量最高的1T1C机闭存储器。

　　总之，归纳咨询切磋相演化机造以及电气计划，看待进一步的工程化至闭紧张，比如缩幼物理厚度并告终低操作电压以合适工业运用。即使早期咨询提到，因为与钙钛矿资料比拟，铪基铁电资料的Ec相对较高，是以难以应用，但这一污点是能够绕过的。近来的进步证明，HZO薄膜的庄重可扩展性可到达5-6 nm，可以有帮于低电压操作，如上所示。这些最新咨询证明，氟石机闭的HZO正在告终高盈余极化、耐久性和低矫顽场方面，仍有空间，且正在BEOL兼容的存储运用中发挥出其潜力尚未到达极限。

　　正在1T1C类型的机闭中，将电容器置于BEOL中的可以性为更多异质资料的应用掀开了大门。凡是，这些资料是简单相资料，明显省略了多相铪酸盐的叫醒效应。将这些资料集成到BEOL中，还能省略应用新资料时所条件的污染掌管，较FEOL的条件特别宽松。放宽BEOL的污染条件使得其他资料种其它引入和应用成为可以。

　　自从近来呈现Al₁₋ₓScₓN拥有极高的盈余极化性从此，闭于闪锌矿（wurtzite）机闭资料的咨询备受闭心，且其低介电常数和与筑造工艺的兼容性加强了其正在FRAM运用中的远景。该资料种其它铁电性源于基材（如AlN）和复合资料（如ScN）的闪锌矿机闭与岩盐机闭之间的机闭性摩擦，这省略了肇端压电资料的矫顽场，使其低于介电击穿的阈值。存正在一个因素规模，正在该规模内，摩擦效应形成感化，低于该规模时，矫顽场高于击穿点。

　　超出此规模后，资料会爆发机闭性转嫁，铁电性不再存正在。即使已阐明该资料正在厚度缩减到几纳米时仍能坚持铁电性，但凡是需求应用应变工程等杂乱的重积计划才干告终这一点。即使这些计划为该新资料种其它根源咨询供给了可以，但它们尚未企图好集成到本质的存储器器件坐褥流程中。

　　通过正在筑设兼容堆叠中应用Al₁₋ₓScₓN，已阐明其厚度能够缩减至15纳米。然而，因为高走电流，低于该厚度时未张望到铁电性[123]。该资料种别中的极化反希望造需求扫数原子平面相看待另一个平面的位移。正在如Al₁₋ₓScₓN如许的氮化物中，氮原子平面通过金属平面搬动，位于两种极化形态中的上方或下方。这导致了高开闭能量冲击，从而形成极高的矫顽场Ec。另表，条件全部原子平面而不是单元晶胞中单个离子的位移，这与大大批铁电资料区别，箝造了铁电畴的酿成，煽动酿成简单畴机闭。这可以省略器件之间的可变性，但高Ec会箝造存储形态的切换，条件较大的操作电压。正在切换经过中，氮空隙凡是会正在界面处天生，导致界面处的带隙显露阶跃效应。这一经过添补了走电流，从而省略了电容器的耐久性。

　　通过应变工程措施，正在Al₁₋ₓScₓN中已将Ec值从约6 MV/cm低落到约4 MV/cm。正在闪锌矿氧化物中也已阐明铁电性，并拥有内正在较低的Ec值，但仍正在几个MV/cm的量级。正在像铪酸盐或闪锌矿等资料中应估计会有较高的矫顽性。为了将Ec值降至低于介电击穿，凡是需求掺杂，这往往会导致因为Ec亲切介电击穿，从而正在极化切换中形成较差的轮回耐久性。目前，将这些资料集成到FRAM机闭中照旧面对较高的挑拨，越发是正在坚持高矫顽性和耐久性方面。

　　钙钛矿铁电资料自身拥有铁电性，无需掺杂。正在某些钙钛矿资料中，如BiFeO₃，其铁电反映的特点是拥有高盈余极化（Pr）和低矫顽场（Ec），且拥有最幼的叫醒效应和较长的轮回耐久性。这些特点源于简略的铁电切换机造。个中央阳离子相看待氧八面体的位移（低于居里温度时）会酿成一个非中央对称机闭，凡是拥有多个极化轴且易于切换。第一个FRAM器件便诈骗了这些上风，采用了钙钛矿PZT，并应用Pt、Ir和IrOx等金属电极。

　　另表，应用纹理化或单晶SrRuO₃电极使得咨询职员不妨浮现PZT正在约15纳米厚度下的高盈余极化。然而，高温重积经过以及缺乏新的ALD化学措施来正在三维机闭上重积PZT，局限了PZT正在130纳米节点以下的集成。为了将PZT缩放到更前辈的节点，需求实行更大的投资。当时重积工艺的限定性导致人们以为这些资料正在筑造所需的多晶层中存正在较高的缩放极限，正在此极限下铁电性会耗损。氧空隙、应变梯度和较差的晶体质地导致了电气畛域条款表的大方死层，阻塞了低厚度下的铁电性。当然，像电静死层如许的内正在要素无法降服，但也有很多表部要素能够明显省略。

　　今朝，闭于这一资料种其它FRAM运用咨询从新受到闭心。2004年，间接张望到BaTiO₃拥有铁电性，厚度到达1纳米，2005年通过极化-电压丈量直接张望到铁电性，厚度到达5纳米。然而，这些演示是正在单晶SrTiO₃衬底上应用SrRuO₃电极的表延薄膜中实行的；这些工艺和衬底与硅器件流程不直接兼容，是以很难复造。

　　看待FRAM运用，个中铁电电容器被安排正在BEOL中，薄的多晶层更为理念，由于它简化了集成。然而，正在这种层中，充斥诈骗资料的铁电反映十分贫窭，重要情由正在于极化轴相看待施加电场的宗旨漫衍，这可以会使铁电切换反映变宽。即使如许，这正在拥有多个极化轴的钙钛矿资料中题目较少，而正在仅拥有简单极化轴的铪酸盐或闪锌矿资料中题目更为急急。

　　另表，正在多晶层中，晶体和微机闭缺陷的密度凡是高于正在单晶SrTiO₃衬底上成长的表延薄膜中，这些缺陷会引入应变梯度，进一步增加铁电反映。切磋到这些要素，更加是正在试图缩放器件尺寸时，这对多晶资料越发紧张。最新咨询曾经通过脉冲激光重积演示了多晶铁电BaTiO₃的厚度缩减，如图9所示。

　　这通过通过操控成长动力学和应变工程优化资料质地来告终。最大化这些资料中的氧含量看待省略走电和确保单元晶胞的静电学得以坚持至闭紧张。这必需正在同时优化成长动力学以最幼化缺陷密度和应变梯度的同时实行。与全面铁电资料相通，应变是一个极其紧张的参数，能够通过重积参数和模板层采用实行医治；仅1%的应变就能使居里温度转变数百度。底电极堆叠设备也十分环节，不单要医治应变形态，还要掌管功函数。钙钛矿资料凡是拥有较低的带隙，是以需求优化电极以供给低走电接触。诸如LaNiO₃、La₁₋ₓSrₓMnO₃和SrRuO₃等钙钛矿电极资料是很好的候选资料，由于它们除了拥有精良的电子本质表，还能为铁电资料供给精良的模板感化。另表，这些资料是正在强氧化条款下成长的，是以底电极堆叠还需求具备氧屏蔽特点。通过正在优化的电极堆叠中成长一层氧化精良的资料，得胜告终了这一钙钛矿铁电资料的模板化和缩放。

　　即使基于BaTiO₃的铁电薄膜十分有远景，而且已渊博用作存储手艺的模子，但它们的盈余极化（Pr）对很多运用来说照旧过低。然而，暂时的解析可以合用于其他钙钛矿铁电资料，如拥有更高Pr的BiFeO₃。进一步优化电极堆叠是一定的，且转化到筑造工艺中将面对挑拨。钙钛矿的ALD重积经过较为杂乱，更加是正在化学计量掌管方面，这使得其正在3D电容器中的集成变得贫窭。

　　诈骗物理气相重积的非一概性重积能够简化化学计量掌管，但将器件架构局限为仅应用2D电容器。这缩幼了钙钛矿铁电资料的采用规模，是以引入铁电钙钛矿资料成为特别贫窭的工作。新资料将必需被创造出来。然而，最终的回报可以是应用单相铁电资料的超高机能FRAM，这种资料不妨告终神速叫醒和极长的耐久性。

　　这日，互连电阻和牢靠性是高机能前辈CMOS电途的重要局限要素。跟着晶体管险些到达了缩放极限，互连缩放曾经成为电途幼型化和功耗的重要驱动要素。目前的铜双重切割金属化计划正在亲切10纳米的环节互连尺寸（线宽）下变得越来越拥有挑拨性。为清晰决这些题目，必需引入代替金属化计划以省略RC延迟。

　　铜金属化的一个挑拨是，跟着尺寸的减幼，线和通孔的电阻（每单元长度）一向添补。电阻的添补源于线或通孔截面的缩幼（这是不行避免的），但因为界面和/或晶界散射的奉献正在幼尺寸下快速添补，这一题目进一步加剧。是以，寻找代替导体的咨询集合正在对界面和/或晶界散射的敏锐性较低的金属上，即那些拥有较短载流子自正在程的金属。

　　另表，牢靠的铜基互连操作需冲要击层和衬底层，以告终10年介电击穿和电迁徙寿命。这些冲击层和衬底层的厚度不行无穷减幼，不然将失落功效，是以它们吞噬了线体积的越来越大个人，同时对导电性奉献甚微。不需求扩散屏蔽层且电阻率低于铜的代替金属不妨填充扫数线体积。最终，新的金属也能够告终新的集成计划，如半双重切割金属化，这可以降服暂时双重切割集成计划的缩放局限。

　　接下来，咱们将商议基于元素金属和合金金属以及石墨烯与石墨烯-金属混淆资料体例的前辈互连新型导体的咨询近况。

　　应用特定金属筑造拥有10纳米金属半周期（线宽）的缩放互连是一项相当杂乱的工作，且需求拓荒多个工艺设施。是以，开端采用有远景的金属是基于一组饱动式规范，既切磋电阻率，又切磋幼尺寸下的牢靠性。因为电阻率对晶粒巨细或线尺寸的敏锐性取决于金属的内正在自正在程，估计自正在程较短的金属正在缩放互连中发挥会更好。然而，较短的内正在自正在程也会导致较高的电阻率，是以必需切磋电阻率/自正在程之间的衡量。

　　有咨询创议，金属的电阻率和自正在程的乘积（ρ₀×λ）举动金属的一个机能目标（FOM），更加是由于ρ₀×λ能够通过第一性道理措施高效计划，从而告终渊博的金属筛选。然而，仅应用ρ₀×λ可以会导致误选那些拥有较大要积电阻率和极短自正在程的金属，这些金属正在极幼尺寸下才拥有竞赛力的电阻率，是以凡是会辅以体积电阻率ρ₀举动第二个规范来采用金属。

　　为了评估牢靠性，咱们凡是会闭心金属的内聚能或熔点。耐火金属以其对电迁徙的抵拒力而知名。另表，高内聚能不妨减轻金属零落和扩散到界限介质中的题目，从而省略对扩散冲击层的需求。这一措施曾经扩展到薄膜或缩放导线的运用。贵金属的一个污点是与介质的粘附性较差，但通过应用超薄粘附层（如TiN），其粘附机能够明显改革，厚度乃至能够低至0.3纳米[141]。

　　从这些咨询中，最具远景的代替金属被确定为Co、Ni、Mo、Rh、Ru和Ir。即使Co曾经被集成到贸易CMOS电途中，但它需求扩散冲击层，是以不太理念。比拟之下，Mo和Ru不需求扩散冲击层，而且正在缩放尺寸下拥有较低的电阻率。这些金属目前是扩展金属半周期（线纳米，乃至可以更幼的互连金属化计划的当先者。

　　除了元素金属，咨询还扩展到二元金属。二元随机合金凡是发挥出较大的无序性，而且拥有较高的电阻率，远高于其元素因素的电阻率。目前，意思曾经转向有序的金属间化合物，更加是铝化物金属间化合物。然而，针对元素金属拓荒的筛选措施正在很多合金的体积电阻率清晰不够的环境下受到局限。是以，开端筛选仅基于ρ₀×λ乘积和计划的内聚能。图10显示了基于铝的金属间化合物的结果。几种铝化物发挥出比铜更有远景（较低的ρ₀×λ，较高的内聚能），即使极少数化合物不妨与Ru竞赛。

　　图 10. 机能目标 p₀×λ与内聚能的相闭，（a）简单位素金属[139]，（b）铝化物与铜和Ru的对照。

　　从试验角度来看，有序的金属间化合物比拟元素金属拥有特地的挑拨。看待NiAl，已有咨询证明其电阻率与构成相闭亲密，越发是正在体积电阻率ρ₀足够低时（图10a）。进一步的薄膜试验证明，更加是极少铂族金属正在10纳米以下的薄膜中显示出比铜更低的电阻率，越发是正在切磋到需求确保牢靠性的TaN冲击层时。即使这些金属拥有较高的熔点和耐火性，但铂族金属如Ru、Rh或Ir正在约420°C的BEOL兼容温度下（个人）从新结晶。这能够用于得回较大的晶粒，乃至正在薄膜中也能省略晶界散射，后者凡是主导薄膜的电阻率。

　　看待金属间化合物，如Al₃Sc，即使缺乏足够的构成掌管，可以会爆发相分别和二次相的酿成，这会导致微观机闭降解并与单位工艺设施（如刻蚀或洗涤）不兼容。是以，将金属间化合物直接集成到缩放互连中照旧需求根源性的打破。目前，NiAl被以为是最有远景的金属，即使照旧面对很多挑拨，且尚未浮现出其正在机能上超出Ru的例证。

　　除了二元金属间化合物，近年来三元金属间化合物也获得了闭心。因为潜正在候选资料的数目宏大，且对其本质的清晰极为有限，渊博的体例筛选措施变得贫窭；是以需求应用组合措施来采用资料。是以，咨询目前潜心于特定种其它三元金属。一个例子是所谓的Mn+1AXn资料，它们是层状碳化物或氮化物陶瓷。这里，M是（早期的）过渡金属，A是A族元素，X则是C或N。极少MAX资料，如Cr2AlC，拥有精良的导电性，即使拥有较大的各向异性。即使某些MAX资料的平面电阻率约为10 µΩ·cm或更低，但其笔直宗旨的电阻率能够突出几个数目级。

　　是以，采用这些资料举动互连资料将需求特地掌管薄膜和导线的晶体取向。是以，需求酿成拥有超低密度错位晶粒的高纹理机闭，可以正在三维中匀称地告终这一方针将是一个艰难的工作。其他被筑议可以拥有潜力的三元资料类网罗德拉佛斯合氧化物或含稀土的硼化物。进一步的资料类，拥有最终可缩放互连潜力的可以是单维金属或拓扑Weyl半金属。即使这些措施隔断本质运用还很遥远，但这证明该周围十分活泼，而且新资料的咨询管道已为来日多个手艺世代做好了企图。

　　除了元素金属和合金金属表，石墨烯被提出举动一种互连资料，以庖代来日手艺节点中的铜。然而，石墨烯的电导率受到其类型和掺杂的局限。缺乏电荷载流子局限了纯石墨烯正在来日互连中的运用。另一方面，耐火金属如Ru、Mo、W，也被确定为铜正在10纳米金属半周期以下互连的代替资料，如上所述。对Ru的响应离子刻蚀能够告终半双重切割金属化计划，个中晶界散射成为互连线电阻的重要奉献要素之一。这种半双重切割计划能够通过酿成石墨烯-金属混淆互连来进一步低落线电阻，从而告终侧壁接触石墨烯的集成。

　　通过DFT计划，已阐明Ru正在模仿的金属中供给了最佳机能，从而告终了侧壁接触电阻的省略。对多层石墨烯封装Ru薄膜的片电阻评估证明，与未封装的Ru薄膜比拟，片电阻省略了约10%-20%（见图11a）。因为Ru晶粒增大，较厚的Ru薄膜显示出回报递减形象，且Fermi能级降低0.5 eV，证明石墨烯受金属诱导的p型掺杂感化。该电阻省略的提出机造是，石墨烯箝造了Ru薄膜中的散射机造，或者两种导体并行管事以低落电阻。

　　图11.(a) 区别钌（Ru）厚度下裸钌和石墨烯包覆钌的电阻率丈量(b) 应用石墨烯和氮化硼（h-BN）举动铜（Cu）屏蔽的寿命预测(c) 2D屏蔽和少层石墨烯的铜屏蔽机能(d) FeCl3插层石墨烯的透射电子显微镜（TEM）和能谱（EDS）映照

　　这些试验是正在单层石墨烯-金属混淆物前实行的，但应用少层石墨烯的混淆机闭可以因为全部电荷载流子的添补而供给电阻低落。然而，因为电荷障蔽效应和层间电阻导致金属诱导掺杂省略，少层石墨烯-金属混淆物的有用性可以受到局限。即使如许，正在薄膜试验中，应用正在Ru上重积的少层石墨烯比单层石墨烯拥有电阻上风。

　　与大面积薄膜试验区别，石墨烯-金属混淆物的集成面对极少挑拨；起首，石墨烯重积温度需求低于400°C，同时坚持匀称性和低缺陷密度。其次，石墨烯必需采用性地成长正在Ru的侧壁上，以避免相邻金属线之间的短途或走电途径。最终，它必需与创筑多层金属的工艺兼容，无论是通过氧化物填隙照样气隙手艺。前述挑拨已得胜治理，为石墨烯-金属混淆物正在300毫米晶圆上的集成供给了进一步咨询的根源。将石墨烯集成到半双重切割Ru互连中的另一种措施可以是正在Ru层之间创筑石墨烯层。

　　然而，当Ru重积正在石墨烯上时，开端薄膜测试证明，与纯Ru薄膜比拟，金属-石墨烯混淆物的电阻有所添补。这能够归因于薄膜遮盖不够和Ru晶粒较幼。是以，要告终Ru正在石墨烯上的优秀成长，以煽动机闭的创筑并低落电阻，照旧是一项拥有挑拨性的工作。

　　应用石墨烯的上风不单限于半双重切割金属化计划，古代的双重切割铜集成也能够应用石墨烯举动扩散冲击层，以抗御电子迁徙。应用转化的石墨烯冲击层的铜线的时期依赖介电击穿（TDDB）丈量证明，与未应用冲击层的比照样品比拟，寿命降低了470倍，如图11b所示。然而，石墨烯正在BEOL兼容温度下成长举动铜冲击层并未获得理念的结果，由于其晶粒较幼且缺陷密度较高（见图11c）。通过应用Cu/Co/石墨烯仓库并改革石墨烯的粘附性，寿命有可以获得降低。原子级薄的石墨烯层有帮于减幼全部冲击层厚度，这也是铜基互连进一步缩放的局限要素之一。即使DFT计划预测石墨烯将是精良的冲击层，但正在BEOL温度下成长低缺陷密度且无晶界或点缺陷的石墨烯照旧极具挑拨性。

　　另一种措施是通过插层石墨烯来添补载流子密度。近来，通过用FeCl3插层石墨烯，获得了比铜更低的电阻率，如图 11d 所示。插层物质不妨坚持石墨烯的狄拉克圆锥，同时医治费米能级。然而，插层石墨烯的接触电阻照旧是一个挑拨，能够通过采用 n 型插层物种来改革。别的，基于铁的插层剂因污染题目无法正在硅器件流程中集成。

　　总之，上述潜正在代替金属的例子大白地证明，互连金属化是一个十分动态的周围。因为互连线的器件革新已受到局限，暂时的核心是新资料，很多元素金属、化合物金属或复合金属目前正正在咨询中。然而，必需提到的是，前线照旧有很多挑拨。很多新金属比目前应用的铜特别杂乱，需求特地的构成掌管、无序度低落或元素特定的皮相化学等挑拨。是以，集成这些新金属到本质的标准化互连中，很多工艺革新（如洗涤、刻蚀或掷光）是一定的。

　　为了告终这一点，必需尽早缩幼潜正在金属的规模。除了金属，厘正互连介质资料也是至闭紧张的。气氛间隙能够省略电容，但也会低落芯片的呆板不乱性。另表，互连介质资料的热导率变得越来越环节，是以，拥有较低介电常数和较高热导率的资料将优劣常有吸引力的。

　　氮化硼无定形（α-BN）可以即是如许的资料。近期对α-BN的咨询证明，该资料不单拥有低介电常数，并且还拥有高热不乱性和精良的呆板机能。通过应用原子层重积（ALD）手艺，将这种资料举动low K屏蔽集成是可行的，从而添补金属通孔的横截面。固然此话题跨越了本文的规模，但它显示了互连资料面对的多方面资料挑拨，这些挑拨将正在来日多个手艺节点中延续闭联。

　　新资料的引入看待集成电途的得胜缩放至闭紧张。然而，咱们正正在亲切这些资料正在前端（FEOL）和后端（BEOL）运用中的物理和固有本质的极限。即使接连应用硅（Si）举动沟道拥有上风，但3D资料（如硅、硅锗或III-V族化合物）的厚度局限使得向亚纳米标准缩放变得贫窭。低维资料如单壁碳纳米管（SWCNTs）、过渡金属二硫化物（TMDs）以及新呈现的原子层重积（ALD）无定形二维电子气（2DEG）In2O3可以供给有远景的代替计划。

　　鉴于暂时硅缩放面对的挑拨，可以需求采用异质CMOS措施，比如集成 MoS₂ 用于 nFET 和 WSe₂ 用于 pFET，或者将 In₂O₃ nFET 与 TMDs 或 SWCNTs 集成，以治理缺乏 In₂O₃ pFET和p型 WSe₂ 低导通电流及接触电阻的题目。然而，正在设立可行的/可筑造的CMOS工艺之前，全面这三种资料体例选项仍面对明显冲击，越发是接触、掺杂和筑造题目。

　　比拟之下，将这些资料集成到 BEOL 运用中，正在接触电阻和掺杂方面面对的挑拨较幼。看待In2O3，已设立的ALD工艺可以供给上风，条件是热懈怠不妨有用拘束。过渡金属二硫化物因为其多样的带隙和可调性，可以会正在BEOL运用中找到传感器和光源的运用。然而，看待SWCNTs，工业运用进步受到对齐题宗旨限造，更加是正在更大的晶圆上，除非这些挑拨获得充斥治理。

　　看待铁电存储器，通过界面和热工程咨询，氟化钙机闭的铪酸盐曾经浮现了正在可扩展性、极化和器件耐用性方面的高机能。近期的咨询结果证明，正在BEOL兼容的存储运用中，告终高盈余极化、耐用性和低矫顽力电场的潜力仍正在接连拓荒中。基于 HZO 的堆叠资料已被运用于第一款双层32Gb非易失性动态随机存取存储器（NVDRAM）中的 1T1C 机闭，浮现了该资料的技能。然而，相对较低的盈余极化（Pr）条件正在 1T1C 机闭中有用影响拜望晶体管时应用3D电容器，而且这些资料的多晶形特点导致较长的叫醒时期。

　　拥有更高 Pr 的铁电资料能够通过允诺更幼的2D电容器来加强横向扩展性，而单相资料则可以改革叫醒时期。近期铁电钛酸钡（BaTiO₃）正在标准化方面的进步从新激起了对钙钛矿资料举动潜正在治理计划的意思，条件是集成题目不妨获得治理。拥有较低结晶化温度的高 Pr 钙钛矿资料越发受到闭心。

　　除了活泼的晶体管和存储元件表，互连曾经成为电途速率和功耗的重要瓶颈。新资料看待跟班晶体管和存储电容器缩放的互连尺寸缩放至闭紧张。一个环节条件是，新的金属化计划不妨正在不需求老例铜镶嵌金属化中凡是所需的屏蔽层和衬底层的环境下牢靠地运转，而这些层吞噬了互连的大方体积，但并未降低导电性。

　　另表，拥有较短均匀自正在程的金属正在较幼尺寸下可以正在电阻率方面优于铜，这促使了对一系列新金属正在互连运用中的摸索。像钌（Ru）和钼（Mo）如许的元素金属浮现了突出的牢靠性和较低的线途电阻，而且是最亲切于正在大范围坐褥中告终的资料之一。咨询职员还正在摸索复合金属和金属-石墨烯混淆金属化计划，即使这些选项更为杂乱，而且正在构成掌管、无序度省略和元素特定的皮相化学等方面面对挑拨。

　　跟着互连缩放变得越来越紧张，对革新的无屏蔽金属化措施的需求成为来日手艺节点的环节闭心点。潜正在资料的多样性确保了这一周围的咨询将正在来日的手艺先进中坚持闭联性。